Verilog语言1.1 基础知识1.1.6 异或非门1.1.6 异或非门 题目描述 创建一个实现异或非门(XNOR门)的模块。 模块声明 module top_module( input a, input b, output out ); 做题区提交答案